JP2002043419 A

METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE


NEC CORP

Inventor(s):USAMI TATSUYA

Application No. 2000222414 JP2000222414 JP, Filed 20000724,A1 Published 20020208Published 20020208

Abstract: PROBLEM TO BE SOLVED: To provide a method for preventing non-conforming devices from being manufactured due to pattern misalignment in manufacturing a semiconductor device to form a buried interconnection using a dual-damascene method.

SOLUTION: A diffusion prevention insulating film 64 and a low dielectric insulating film 66 are formed on a copper layer 62 and three hard mask layers 68, 70 and 72 having different etching rates are formed thereon. The mask 68 is exposed by patterning the mask 72 and by etching a top portion of a through-hole 84, then the through-hole 84 is opened with the mask 70 until the insulating film 64 is exposed after removing only the mask 72 overlying a trench with an interconnection 86 and fixing the position, sequentially the opening is completed by etching the masks 70, 68 and the low dielectric insulating film 66 in the trench with the interconnect portion and by etching the diffusion prevention insulating film 64 at the bottom of the through-hole. A Ta barrier metal layer 88 is formed, a copper layer 90 is deposited thereon, and the top surface thereof is polished, then a via plug 94 is formed.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-43419 (P2002-43419A)

(43)公開日 平成14年2月8日(2002.2.8)

(51) Int.Cl.' H 0 1 L 21/768 識別記号

FI H01L 21/90 f-マコード(参考) A 5 F O 3 3

審査請求 未請求 請求項の数8 OL (全 19 頁)

(21)出願番号

特願2000-222414(P2000-222414)

(22)出願日

平成12年7月24日(2000.7.24)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 宇佐美 達矢

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100096231

弁理士 稲垣 清

最終頁に続く


(54) 【発明の名称】 半導体装置の製造方法及び半導体装置

(57)【要約】

(修正有)

【課題】デュアル・ダマシン法による埋め込み配線を形成する半導体装置の製造時に生ずるパターン位置ずれによる不良品を発生しない方法の提供。

【解決手段】C u 層 6 2上に拡散防止絶縁膜 6 4、低誘電率絶縁膜 6 6を成膜し、その上にそれぞれエッチングレートの異る 3 層のハードマスク 6 8, 7 0, 7 2 をを形成する。マスク 7 2 をパターニングしてスルーホール8 4 上部位置をエッチングしてマスク 6 8 を露出し、次いで配線溝 8 6 上部のマスク 7 2 のみを除去して位置決めを確定した後マスク 7 0 によりスルーホール8 4 を絶縁膜 6 4 が露出するまで開口し、続いてマスク 7 2 により配線溝 8 6 部のマスク 7 0, 6 8 及び低誘電率絶縁膜6 6 とスルーホール底の拡散防止絶縁膜6 4 をエッチングして開口を終る。バリアメタルTa層88を成膜してu層90を堆積して上面を研磨して上層配線92、ビアプラグ94を形成する。



【特許請求の範囲】

【請求項1】 半導体基板上に第1の配線とその上層の第2の配線とを備え、第1及び第2の配線間にスルーホールが形成されている半導体装置の製造方法において、第2の配線及びスルーホールを形成する際、

第1の配線上の層間膜として、順次、第1の配線の配線 金属の拡散防止膜として機能する第1の絶縁膜と、低誘 電率膜層からなる第2の絶縁膜とを形成する絶縁膜成膜 工程と、

第2の絶縁膜上に成膜された少なくとも3層以上の絶縁ハードマスク層で構成され、かつ、それらの3層の絶縁ハードマスク層は同じエッチング条件ではエッチングレートが相互に異なる多層ハードマスク層であって、第2の絶縁脱上に、順次、第1の絶縁ハードマスク層、第2の絶縁ハードマスク層及び第3の絶縁ハードマスク層を成膜する多層ハードマスク層の成膜工程と、

第3及び第2のハードマスク層をエッチングして、スルーホールパターンである第1の開口部をセルフアラインで第1のハードマスク上に形成する第1の開口部形成工程と、

第3のハードマスク層をエッチングして、第2の配線の 配線溝パターンであって、第1の開口部に連通する第2 の開口部を第2のハードマクス層上に形成する第2の開 口部形成工程と、

第2のハードマスク層をエッチングマスクとして、第1のハードマスク層をエッチングするステップと、更に第2の絶縁膜をエッチングするステップとを有して、第1及び第2の開口部に連通し、かつ第1の絶縁層を露出させる第3の開口部を形成する第3の開口部形成工程と、第3のハードマスク層をエッチングマスクとして、第2のハードマスク層、第1のハードマスク層、及び第2の絶縁膜の上部をエッチングして、第2の配線の配線溝を形成すると共に第1の絶縁層をエッチングして、第1の配線を露出させるスルーホールを開口する第2の配線の配線溝/スルーホール形成工程とを有することを特徴とする半導体装置の製造方法。

【請求項2】 絶縁膜成膜工程では、低誘電率層からなる第2の絶縁膜に際し、順次、第1の低誘電率層、第2のハードマスク層と同じ組成の電気絶縁性エッチングストッパ層、及び第2の低誘電率層とを成膜し、

第3の開口部形成工程では、第2のハードマスク層をエッチングマスクとして、第1のハードマスク層をエッチングして第2の低誘電率層を露出させるステップと、第2の低誘電率層をエッチングしてエッチングストッパ層を露出させるステップと、更にエッチングストッパ層をエッチングするステップとを有し、

配線溝/スルーホール形成工程では、第3のハードマスク層をエッチングマスクとして、第2のハードマスク層、第1のハードマスク層、及び第2の低誘電率層をエッチングしてエッチングストッパ層を露出させて第2の

配線の配線溝を形成し、更に、第1の絶縁膜をエッチングして、第1の配線を露出させるスルーホールを開口することを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項3】 絶縁膜成膜工程では、低誘電率層からなる第2の絶縁膜として、第2のハードマスク層と同じ組成の絶縁膜及び低誘電率層を成膜し、

第3の開口部形成工程では、第2のハードマスク層をエッチングマスクとして、第1のハードマスク層をエッチングして低誘電率層を露出させるステップと、低誘電率層及び絶縁膜をエッチングして第1の絶縁膜を露出させるステップとを有して、第1及び第2の開口部に連通し、かつ第1の絶縁膜を露出させる第3の開口部を形成1

配線溝/スルーホール形成工程では、第3のハードマスク層をエッチングマスクとして、第2のハードマスク層、第1のハードマスク層、及び低誘電率層をエッチングして絶縁膜を露出させて第2の配線の配線溝を形成し、更に、第1の絶縁膜をエッチングして、第1の配線を露出させるスルーホールを開口することを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項4】 第1のハードマスク層として第1の絶縁 膜と同じ組成の絶縁膜を成膜することを特徴とする請求 項1から3のうちのいずれか1項に記載の半導体装置の 製造方法。

【請求項5】 第1の開口部形成工程では、第3のハードマスク層上に第1の反射防止膜を成膜し、次いで第1の反射防止膜上にスルーホール・パターンを有する第1のエッチングマスクを形成し、先ず、第1の反射防止膜、続いて第3及び第2のハードマスク層をエッチングすることを特徴とする請求項1から4のうちのいずれか1項に記載の半導体装置の製造方法。

【請求項6】 第2の開口部形成工程では、第3のハードマスク層上に第2の反射防止膜を成膜して、第1の開口部を埋め、次いで第2の反射防止膜上に第2の配線形成用の配線溝パターンを有する第2のエッチングマスクを第2の反射防止膜上に形成し、先ず、第2の反射防止膜、続いて第3のハードマスク層をエッチングすることを特徴とする請求項1から5のうちのいずれか1項に記載の半導体装置の製造方法。

【請求項7】 第1の配線がCu層、第1のハードマスク層がSi C膜、第2のハードマスク層がSi O₂ 膜、及び第3のハードマスク層がSi N膜であることを特徴とする請求項1から6のうちのいずれか1項に記載の半導体装置の製造方法。

【請求項8】 半導体基板上に、第1の配線と、第1の配線上に設けられた絶縁膜と、絶縁膜に設けられた配線 溝を埋め込んで形成された第2の配線とを備え、第1及 び第2の配線間に絶縁膜を貫通するスルーホールが形成 されている半導体装置において、 第1の配線及び第2の配線との間に介在する絶縁膜が、 第1の配線上に、順次、成膜された、第1の配線の配線 金属の拡散防止膜として機能する第1の絶縁膜と、低誘 電率膜層からなる第2の絶縁膜を有し、

第2の絶縁膜上には、少なくとも3層以上の異種組成の 絶縁膜が設けられ、

第2の配線の配線溝は、少なくとも3層以上の異種組成の絶縁膜を貫通して、第2の絶縁膜に達し、かつスルーホールに連通することを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法に関し、更には配線の微細化の要求に対応した、半 導体装置の製造方法に関するものである。

[0002]

【従来の技術】半導体装置の微細化及び高集積化の要求に伴い、配線層の微細化の要求が高まり、デュアル・ダマシン法による埋め込み配線の形成が注目されている。また、配線の微細化に伴う信号伝達遅延を防止するために、埋め込み配線の形成と共に低誘電率層(以下、Lowーk層という)を層間絶縁膜とする配線構造の採用が注目されている。ところで、Lowーk層を層間絶縁膜にすると共に、デュアル・ダマシン法により埋め込み配線を形成する方法として、従来、二つの方法が、提案され、実施されつつある。

【0003】従来の第1の方法

ここで、図15から図17を参照して、Low-k層を 層間絶縁膜にすると共に、デュアル・ダマシン法によっ て埋め込み配線を形成する従来の方法(以下、従来の第 1の方法と言う)を説明する。図15 (a) から

(c)、図16(d)と(e)、及び図17(f)と(g)は、それぞれ、従来の第1の方法に従って埋め込み配線を形成した際の工程毎の断面図である。従来の第1の方法では、先ず、スルーホールを開口し、次いで上層配線用の配線溝を形成する。

【0004】先ず、図15(a)に示すように、下層配線として形成されたCu層12上にプラズマCVD法よって膜厚50nmのP-SiN膜14をCu原子の拡散防止膜として成膜する。次いで、層間絶縁膜として膜厚700nmのLow-k層16を成膜し、更にプラズマCVD法によって膜厚100nmのP-SiO2膜18を成膜する。次いで、図15(b)に示すように、P-SiO2膜18上に膜厚100nmの第1の反射防止膜(以下、第1のARC膜と言う)20を成膜し、更に、第1のARC膜20上に膜厚600nmのフォトレジスト膜を塗布し、スルーホール・パターンを有するエッチングマスク22を形成する。次に、エッチングマスク22を形成する。次に、エッチングマスク22を使って、第1のARC膜20、P-SiO2膜18をフロロカーボン系ガスでドライエッチング加工を行う。続いて、窒素と水素の混合ガスにより、フォトレジ

ストのエッチングマスク22、エッチングマスク22の下の第1のARC膜、 $P-SiO_2$ 膜18を加工した領域のLow-k膜16を同時に加工する。このエッチングでフォトレジストのエッチングマスク22及び第1のARC膜20は完全に除去される。

【0005】次いで、図16(d)に示すように、ホール24を埋め込みつつ、P-SiO2膜18全面に第2のARC膜26を成膜し、更に、第2のARC膜26上にフォトレジスト膜28を塗布、成膜する。次いで、図16(e)に示すように、フォトレジスト膜28をパターニングして、上層配線用の配線溝パターンを有するエッチングマスク30を形成する。

【0006】続いて、フロロカーボン系ガスをエッチングガスとして、エッチングマスク30を使って第2のARC膜26、 $P-SiO_2$ 膜18を加工し、さらにLow-k膜をエッチング加工する。この時フォトレジストによるエッチングマスク30及びその下の第1のARC膜20を完全に除去し、図17(f)及び(g)のようにする。その後、Cu 層12の上のP-Si N層14をエッチングし、図17(h)に示すように、スルーホール32を開口する。

【0007】続いて、スルーホール32及び配線溝34の壁、並びに $P-SiO_2$ 膜18上にバリヤメタル層を形成し、更にCu層を堆積して、スルーホール32及び配線溝34をCu層で埋め込む。次いで、CMP法で $P-SiO_2$ 膜18上のCu層及びバリヤメタル層を除去すると、スルーホールを介して下層のCu層12と接続した埋め込み上層配線を形成することができる。

【0008】<u>従来の第2の方法</u>

次に、図18から図20を参照して、Low-k層を層間絶縁膜にすると共に、デュアル・ダマシン法によって埋め込み配線を形成する別の従来の方法(以下、第2の従来方法と言う)を説明する。図18(a)から

(c)、図19(d)から(f)、及び図20(g)から(i)は、それぞれ、従来の第2の方法に従って配線を形成した際の工程毎の断面図である。従来の第2の方法では、先ず、配線溝を形成し、次いでスルーホールを形成する。

【0009】先ず、図18(a)に示すように、下層配線として形成されたCu層36上に、順次、Cu原子の拡散防止膜として膜厚50nmのP-SiN膜38を、次いで層間絶縁膜として膜厚700nmのLow-k層40を、ハードマスク層として、それぞれ、膜厚50nmのP-SiO2膜42及びP-SiN膜44を成膜する。次いで、図18(b)に示すように、P-SiN膜44上に、膜厚400nmのフォトレジスト膜を塗布し、上層配線の配線溝パターンを有するエッチングマスク46を形成する。尚、フォトレジスト膜の成膜前にARC膜を成膜しても良い。次に、エッチングマスク46を使って、図18(c)に示すように、P-SiN膜4

4をエッチングして、 $P-SiO_2$ 膜 4 2 を一部露出させる、上層配線用の配線溝と同じ開口径の開口部 4 7 を形成する。。

【0010】続いて、図19(d)に示すように、 O_2 プラズマアッシング法によって、エッチングマスク46を除去し、P-SiN膜44を露出させる。次いで、図19(e)に示すように、フォトレジスト膜を塗布し、パターニングして、スルーホール開口用のエッチングマスク48を形成する。次に、図19(f)に示すように、 $P-SiO_2$ 膜42をエッチングして、Low-k 層40を一部露出させたホール50を開口する。

【0011】続いて、エッチングマスク48を使って、Low-k層40をエッチングして、P-SiN膜38を露出させたホール52Aを開口した後、図20(g)に示すように、Low-k膜加工と同時にフォトレジストのエッチングマスクを除去する。次にP-SiN膜44をエッチングマスクにして、P-SiO2膜42及びLow-k層40をエッチングして、図20(h)に示すように上層配線用の配線溝54を形成する。更に、Low-k層40をエッチングマスクにして、P-SiN膜38をエッチングし、図20(i)に示すように、配線溝54に連通し、Cu層36を一部露出させたスルーホール52を開口する。

【0012】続いて、スルーホール52及び配線溝54の壁、並びに $P-SiO_2$ 膜44上にバリヤメタル層を形成し、更にCu層を堆積して、スルーホール52及び配線溝54をCu層で埋め込む。次いで、CMP法で $P-SiO_2$ 膜44上のCu層及びバリヤメタル層を除去すると、ビアプラグを介して下層のCu層36と接続した埋め込み配線を形成することができる。

[0013]

【発明が解決しようとする課題】しかし、上述した従来 の第1及び第2の方法には、それぞれ、以下のような問 題があった。従来の第1の方法では、配線溝パターンが スルーホールパターンに対して位置ずれ生じている場 合、ウエハを廃棄せざるを得ないので、生産性の向上が 難しいことである。図21(a)に示すように、エッチ ングマスク30を形成した際、エッチングマスク30の 上層配線用の配線溝パターンが、ホール32A(スルー ホール32の上部)と位置ずれが生じることがある。し かし、層間絶縁膜としてLow-k層を使っているの で、エッチングマスクの配線溝パターンとスルーホール のパターンとの間に、一旦、位置ずれが生じると、エッ チングマスクの位置ずれを修正したり、再工事すること が難しく、しかも、位置ずれが生じたチップ領域を有す るウエハは、廃棄せざるを得ない。それは、位置ずれの 生じているエッチングマスク30をO2プラズマアッシ ング法によって除去しようとすると、図21(b)に示 すように、Low-k層16をエッチングしてしまい、 層間絶縁膜内に空洞が生じるからである。

【0014】また、従来の第2の方法では、図22 (a) に示すように、エッチングマスク48のスルーホ ール・パターンの位置が開口部47(配線溝54と同じ パターンで同じ開口径)に対して位置ずれしていると、 $P-SiO_2$ 膜 42 をエッチングして開口したホール 50 (スルーホール52と同じパターンで同じ開口径) の 開口径が小さくなる。その結果、図22(b)に示すよ うに、スルーホール52を形成した際、スルーホール5 2の開口径が小さくなり、しかも、配線溝54の縁に偏 して位置する。そのために、スルーホール52の壁にバ リヤメタル層としてTa層56を成膜する際のカバリッ ジが悪くなる。そして、図22(c)に示すように、T a層56の一部の膜厚が著しく薄くなり、また、スルー ホール52及び配線溝54をCu層58で埋め込んだ 際、ボイドが生じて、コンタクト抵抗が増大したり、更 には、導通不良が生じる。

【0015】ところで、上述したような、エッチングマスクの上層配線用の配線溝パターンが、既に形成されているスルーホールに対して位置ずれしたり、或いは、エッチングのスルーホール・パターンが、既に形成されている上層配線溝に対して位置ずれしたりすることは、配線の微細化と共に位置合わせマージンが減少するので、しばしば、生じる。その度に、ウエハを廃棄したり、或いは導通不良による不合格製品の発生を招いたりすることは、製品歩留り上で、極めて好ましくないことである。

【0016】そこで、本発明の目的は、高い製品歩留りで、デュアル・ダマシン法によって、埋め込み配線を形成する方法を提供することである。

[0017]

【課題を解決するための手段】本発明者は、先ず、スルーホールのパターンを形成し、次いで配線溝のパターンを形成する手順方が、配線溝のパターンを形成し、次いでスルーホールのパターンを形成する手順より位置ずれが生じ難いことに注目し、かつ、トリプル・ハードマスクを使用することにより、位置ずれが生じているエッチングマスクであっても、O2プラズマアッシングによって除去できるようにすること、を着想して、実験を重ねて、本発明を発明するに到った。

【0018】上記目的を達成するために、本発明に係る 半導体装置の製造方法は、半導体基板上に第1の配線と その上層の第2の配線とを備え、第1及び第2の配線間 にスルーホールが形成されている半導体装置の製造方法 において、第2の配線及びスルーホールを形成する際、 第1の配線上の層間膜として、順次、第1の配線の配線 金属の拡散防止膜として機能する第1の絶縁膜と、低誘 電率膜層からなる第2の絶縁膜とを形成する絶縁膜成膜 工程と、第2の絶縁膜上に成膜された少なくとも3層以 上の絶縁ハードマスク層で構成され、かつ、それらの3 層の絶縁ハードマスク層は同じエッチング条件ではエッ チングレートが相互に異なる多層ハードマスク層であっ て、第2の絶縁膜上に、順次、第1の絶縁ハードマスク 層、第2の絶縁ハードマスク層及び第3の絶縁ハードマ スク層を成膜する多層ハードマスク層の成膜工程と、第 3及び第2のハードマスク層をエッチングして、スルー ホールパターンである第1の開口部をセルフアラインで 第1のハードマスク上に形成する第1の開口部形成工程 と、第3のハードマスク層をエッチングして、第2の配 線の配線溝パターンであって、第1の開口部に連通する 第2の開口部を第2のハードマクス層上に形成する第2 の開口部形成工程と、第2のハードマスク層をエッチン グマスクとして、第1のハードマスク層をエッチングす るステップと、更に第2の絶縁膜をエッチングするステ ップとを有して、第1及び第2の開口部に連通し、かつ 第1の絶縁層を露出させる第3の開口部を形成する第3 の開口部形成工程と、第3のハードマスク層をエッチン グマスクとして、第2のハードマスク層、第1のハード マスク層、及び第2の絶縁膜の上部をエッチングして、 第2の配線の配線溝を形成すると共に第1の絶縁層をエ ッチングして、第1の配線を露出させるスルーホールを 開口する第2の配線の配線溝/スルーホール形成工程と を有することを特徴としている。

【0019】本発明方法では、第3のハードマスク層は配線溝形成の際のエッチングマスクとして機能し、第2のハードマスク層はスルーホール形成の際のエッチングマスクとして機能する。第1のハードマスク層は、第2の開口部形成工程の後、第2の開口部形成に使ったエッチングマスクを除去する際の低誘電率層保護膜としての関口部形成に使ったエッチングマスクを除去する際、低誘電率層上に第1のハードマスク層が存在するので、エッチングマスクの位置決めの際に位置ずれがあっても、従来の第1の方法のように低誘電率層をエッチングすることができる。本発明方法で、ハードマスク層とは、パターニングすることにより、エッチングの際にエッチングマスクとして機能する層を言う。

【0020】本発明の別の実施態様は、絶縁膜成膜工程では、低誘電率層からなる第2の絶縁膜に際し、順次、第1の低誘電率層、第2のハードマスク層と同じ組成の電気絶縁性エッチングストッパ層、及び第2の低誘電率層とを成膜し、第3の開口部形成工程では、第2のハードマスク層をエッチングマスクとして、第1のハードマスク層をエッチングして第2の低誘電率層を露出させるステップと、第2の低誘電率層をエッチングストッパ層を踏出させるステップと、更にエッチングストッパ層をエッチングするステップとを有し、配線溝/スルーホール形成工程では、第3のハードマスク層、第1のハードマスク層、及び第2の低誘電率層をエッチン

グレてエッチングストッパ層を露出させて第2の配線の配線構を形成し、更に、第1の絶縁膜をエッチングして、第1の配線を露出させるスルーホールを開口する。 【0021】本実施態様では、層間絶縁膜の配線溝の底面設定位置にエッチングストッパ層を設けることにより、配線溝のエッチング制御性を向上させることができる。

【0022】本発明の更に別の実施態様は、絶縁膜成膜工程では、低誘電率層からなる第2の絶縁膜として、第2のハードマスク層と同じ組成の絶縁膜及び低誘電率層を成膜し、第3の開口部形成工程では、第2のハードマスク層をエッチングマスクとして、第1のハードマスク層をエッチングして低誘電率層を露出させるステップとを有して、第1及び第2の開口部に連通し、かつ第1の絶縁膜を露出させる第3の開口部を形成し、配線溝/スルーホール形成工程では、第3のハードマスク層をエッチングマスクとして、第2のハードマスク層、第1のハードマスク層、第2のハードマスク層、第1のハードマスク層、第1の配線を露出させて第2の配線溝を形成し、更に、第1の絶縁膜をエッチングして、第1の配線を露出させるスルーホールを開口する。

【0023】本実施態様では、エッチングストッパ層として機能する第2のハードマスク層と同じ組成の絶縁膜を層間絶縁膜の配線溝の底面設定位置にまで成膜することにより、配線溝のエッチング制御性を向上させることができる。

【0024】本発明の好適な実施態様では、第1のハードマスク層として第1の絶縁膜と同じ組成の絶縁膜を成膜する。また、第1の開口部形成工程では、第3のハードマスク層上に第1の反射防止膜を成膜し、次いで第1の反射防止膜上にスルーホール・パターンを有する第1のエッチングマスクを形成し、先ず、第1の反射防止膜、続いて第3及び第2のハードマスク層をエッチングする。更には、第2の関口部形成工程では、第3のハードマスク層上に第2の反射防止膜を成膜して、第1の開口部を埋め、次いで第2の反射防止膜上に上層配線形成用の配線溝パターンを有する第2のエッチングマスクを第2の反射防止膜上に形成し、先ず、第2の反射防止膜、続いて第3のハードマスク層をエッチングする。

【0025】本発明では、下層配線の配線金属の種類、低誘電率層の組成、第1から第3のハードマスク層の組成には、制約はなく、例えば、下層配線がCu層、第1のハードマスク層がSiO2膜、及び第3のハードマスク層がSiN膜である。

【0026】本発明に係る半導体装置は、半導体基板上に、第1の配線と、第1の配線上に設けられた絶縁膜と、絶縁膜に設けられた配線溝を埋め込んで形成された第2の配線とを備え、第1及び第2の配線間に絶縁膜を

貫通するスルーホールが形成されている半導体装置において、第1の配線及び第2の配線との間に介在する絶縁膜が、第1の配線上に、順次、成膜された、第1の配線の配線金属の拡散防止膜として機能する第1の絶縁膜と、低誘電率膜層からなる第2の絶縁膜を有し、第2の絶縁膜上には、少なくとも3層以上の異種組成の絶縁膜が設けられ、第2の配線の配線溝は、少なくとも3層以上の異種組成の絶縁膜を貫通して、第2の絶縁膜に達し、かつスルーホールに連通することを特徴としている。

[0027]

【発明の実施の形態】以下に、添付図面を参照し、実施 形態例を挙げて本発明の実施の形態を具体的かつ詳細に 説明する。

実施形態例1

本実施形態例は、本発明に係る半導体装置の製造方法の 実施形態の一例であって、図1 (a) から (c)、図2 (d) から (f)、図3 (g) から (i)、及び図4 (j) から (1) は、それぞれ、本実施形態例の方法に 従って配線を形成した際の工程毎の断面図である。先 ず、図1 (a) に示すように、下層配線として形成され たCu層62上に、プラズマCVD法によって膜厚50 nmのP-SiC膜64を成膜し、次いで層間絶縁膜と して膜厚800nmの低誘電率層を(以下、Low-k 層と言う) 66を成膜し、更に、プラズマCVD法によ って、それぞれ、膜厚50nmの、P-SiC膜68、 P-SiO₂膜70、及びP-SiN膜72を、順次、 成膜し、トリプル・ハードマスクを形成する。P-Si C膜64は、Cu層62のCu原子の拡散防止膜として 機能する。実施形態例2及び3でも、下層配線のCu層 上のP-SiC膜の機能は同じである。また、Lowk層として、例えばダウケミカル社のSiLK、ハネウ

【0028】次いで、図1 (b) に示すように、P-S i N膜72上に、膜厚100nmの第1の反射防止膜 (以下、第1のARC膜と言う) 74を成膜した後、膜厚400nmのフォトレジスト膜を成膜し、次いでスルーホール・パターンを有するエッチングマスク76を形成する。第1のARC膜には、例えばノボラック樹脂タイプを使う。次に、エッチングマスク76を使い、かつエッチングガスとして C_4F_8 とCOと O_2 とArとの混合ガスを使って、図1 (c) に示すように、第1のARC膜74、P-S i N膜72及びP-S i O_2 膜70をエッチングして、P-S i C 膜68を露出させた、スルーホールと同じ開口径の第1の開口部78をP-S i C 膜68上に形成する。

ェル社のPLARBなどの有機ポリマーを使う。

【0029】次いで、 O_2 プラズマアッシング法によって、図2(d)に示すように、エッチングマスク76及び第1のARC膜74を除去して、P-SiN膜72を露出させる。続いて、図2(e)に示すように、P-S

i N膜 7 2上に 膜 9 1 0 0 n m の 第 2 の A R C 膜 8 0 を 成膜して 開口 部 7 8 を 埋め、 更に、 第 2 の A R C 膜 8 0 上に 膜 厚 4 0 0 n m の フォトレジスト 膜 8 2 を 成膜 する。 次に、 フォトレジスト 膜 8 2 を パターニングして、 図 2 (f)に 示すように、 上層配線 用の配線 溝パターンを 有する エッチングマスク 8 2 A を 形成する。 尚、 図 2 (f)で、 本発明方法の 効果を 示すために、 敢えて 配線 溝パターンは スルーホール・パターンと 多少位置ずれが 生じているように 図示されている。

【0030】次いで、エッチングマスク82Aを使い、 かつエッチングガスとしてC4F8とCOとO2とAr との混合ガスを使って、図3 (g) に示すように、第2 のARC膜80、及びP-SiN膜72をエッチングし て、第1の開口部78と連通した第2の開口部83をP - SiO₂膜70上に形成する。次いで、O₂プラズマ アッシング法によって、図3(h)に示すように、エッ チングマスク82Aを除去して、P-SiN膜72、第 2の開口部83、及び第1の開口部78を露出させる。 続いて、図3(i)に示すように、P-SiO2膜70 をエッチングマスクとし、かつエッチングガスとしてC ₄F₈とCOとO₂とArとの混合ガスを使って、先 ず、P-SiC膜68をエッチングして、Low-k層 6.6を露出させる。更に、エッチングガスとして N_2 と H。との混合ガスを使って、Low-k層66をエッチ ングして、P-SiC膜64を露出させる第3の開口部 84Aを開口する。

【0031】次いで、P-SiN膜72をエッチングマ スクとし、かつC4F8とCOとO2とArとの混合ガ スを使って、図4 (j) に示すように、 $P-SiO_2$ 膜 70、P-SiC膜68及びLow-k層66をエッチ ングして上層配線用の配線溝86を形成すると共にP-SiC膜64をエッチングして下層のCu層62を露出 させるスルーホール84を開口する。その後、ウェット 剥離を行う。次に、図4 (k) に示すように、パリヤメ タル層として膜厚50nmのTa層88をスルーホール 84及び配線溝86の壁、並びにP-Si N膜72上に 成膜し、更に、Cuシードスパッタ法によって膜厚10 OnmのCu層を堆積させ、めっき法によって膜厚80 OnmのCu層を堆積させ、総計900nmのCu層9 OをTa膜88上に形成する。続いて、コロイダル・シ リカスラリを研磨剤としたCMP法によって、Cu層9 O、次いでTa層88を研磨、除去して、P-SiN膜 72を露出させると共に、上層配線92と、上層配線9 2と下層配線62とを接続するビアプラグ94を形成す

【0032】 実施形態例2

本実施形態例は、本発明に係る半導体装置の製造方法の 実施形態の別の例であって、図5(a)から(c)、図 6(d)から(f)、図7(g)から(i)、図8 (j)から(l)、及び図9(m)から(o)は、それ ぞれ、本実施形態例の方法に従って配線を形成した際の 工程毎の断面図である。本実施形態例では、配線溝形成 のためのエッチングストッパ層をLow-k層中に有 す。

- 【0033】先ず、図5 (a) に示すように、下層配線 として形成されたCu層102上に、プラズマCVD法 によって膜厚50nmのP-SiC膜104を成膜し、 次いで第1の層間絶縁膜として膜厚300nmの第1の Low-k層106を成膜し、更に、プラズマCVD法 によって膜厚50nmのP-SiO2膜108を成膜 し、次いで第2の層間絶縁膜として膜厚300nmのL ow-k層110を成膜する。更に、プラズマCVD法 によって、それぞれ、膜厚50nmの、P-SiC膜1 12、P-SiO, 膜114、及びP-SiN膜116 を、順次、成膜し、トリプル・ハードマスクを形成す る。本実施形態例では、第2のLow-k層108は、 第1のLow-k層106と同じLow-k層であっ て、例えばダウケミカルのSiLKのような有機ポリマ ーを使用している。また、P-SiOz膜108は、配 線溝を形成する際のエッチングストッパ層として機能す る。

【0034】次いで、図5(b)に示すように、P-Si N膜116上に、膜厚100n mの第1のAR C膜118を成膜した後、膜厚400n mの72 トレジスト膜を成膜し、次いでスルーホール・パターンを有するエッチングマスク120を使い、かつエッチングガスとして C_4 F_8 とCO2 とA1 との混合ガスを使って、図5(c)に示すように、第10 AR C膜118、P-Si N膜116 及びP-Si O_2 膜114 をエッチングして、P-Si C膜112 を露出させたスルーホールと同じ開口径の第10 開口部122 をP-Si C膜112 上に形成する。

【0035】次いで、 O_2 プラズマアッシング法によって、図6 (d)に示すように、エッチングマスク120及び第1のARC膜118を除去して、P-SiN膜116を露出させる。続いて、図6 (e)に示すように、P-SiN膜116上に膜厚100nmの第2のARC膜124を成膜して開口部122を埋め、更に、膜厚400nmのフォトレジスト膜126を第2のARC膜124上に成膜する。次に、フォトレジスト膜126をパターニングして、図6 (f)に示すように、上層配線用の配線溝パターンを有するエッチングマスク126Aを形成する。尚、図6 (f)では、本発明の効果を示すために、敢えて配線溝パターンはスルーホール・パターンと多少位置ずれが生じているように図示されている。

【0036】次いで、エッチングマスク126Aを使い、かつエッチングガスとして C_4F_8 とCOと O_2 とArとの混合ガスを使って、図7(g)に示すように、第20ARC膜124、及びP-SiN院116をエッ

チングして、第1の開口部122に連通した第2の開口部127をPーSiO2膜114上に形成する。次いで、O2プラズマアッシング法によって、図7 (h) に示すように、エッチングマスク126Aを除去して、PーSiN膜116を露出させる。続いて、図7 (i) に示すように、PーSiO2膜114をエッチングマスクとし、かつエッチングガスとしてC4F8とCOとO2とArとの混合ガスを使って、先ず、PーSiC膜112をエッチングして、第2のLowーk層110を露出させる。更に、エッチングガスとしてN2とH2との混合ガスを使って、第2のLowーk層110をエッチングして、PーSiO2膜108を露出させるホール128を開口する。

【0037】続いて、図8 (j) に示すように、P-S iN膜116をエッチングマスクとし、かつエッチング ガスとしてC₄F₈とCOとO₂とArとの混合ガスを 使って、先ず、P-SiO₂膜114をエッチングし て、P-SiC膜112を露出させると共に、P-Si O₂ 膜108をエッチングして、第1のLow-k層1 06を露出させる。次に、図8(k)に示すように、更 に、P-SiN膜116をエッチングマスクとし、かつ エッチングガスとしてN2とH2との混合ガスを使っ て、P-SiC膜112及び第2のLow-k層110 をエッチングして、上層配線用の配線溝130を形成す る。この際、P-SiO2膜108はエッチングストッ パ層として機能する。同時に、第1のLow-k層10 6をエッチングして、P-SiC膜104を露出させる 第3の開口部132Aを開口する。次いで、PーSiO 。膜108をエッチングマスクとし、かつC₄FgとC OとO₂とArとの混合ガスを使って、図8(1)に示 すように、PISiC膜104をエッチングして下層の Cu層102を露出させるスルーホール132を開口す る。その後、ウェット剥離を行う。

【0038】次に、図9 (m) に示すように、バリヤメタル層として膜厚50nmのTa層134をスルーホール132及び配線溝134の壁、並びにP-SiN膜116上に成膜する。更に、図9 (n) に示すように、Cuシードスパッタ法によって膜厚100nmのCu層を堆積させ、めっき法によって膜厚800nmのCu層を堆積させ、総計900nmのCu層136をTa層134上に形成する。続いて、コロイダル・シリカスラリを研磨剤としたCMP法によって、Cu層136、次いでTa層134を研磨、除去して、図9 (o) に示すように、P-SiN膜116を露出させると共に、上層配線138と、上層配線138と下層配線102とを接続するビアプラグ140を形成する。

【0039】 実施形態例3

本実施形態例は、本発明に係る半導体装置の製造方法の 実施形態の更に別の例であって、図10(a)から (c)、図11(d)から(f)、図12(g)から (i)、図13(j)から(l)、及び図14(m)と(n)は、それぞれ、本実施形態例の方法に従って配線を形成した際の工程毎の断面図である。本実施形態例は、層間絶縁膜の一部として配線溝形成の際のエッチングストッパ層として機能する絶縁膜をLow-k層の下に成膜する。先ず、図10(a)に示すように、下層配線として形成されたCu層142上に、プラズマCVD法によって膜厚50nmのP-SiC膜144を成膜し、次いで第1の層間絶縁膜として膜厚300nmのP-SiO2膜146を成膜し、次いで第2の層間絶縁膜として膜厚300nmのP-SiO2膜150、アーSiO2膜150、アーSiO2膜150、及びP-SiN膜154を、順次、成膜し、トリプル・ハードマスクを形成する。

【0040】次いで、図10(b)に示すように、P-SiN膜154上に、膜厚100nmの第1のARC膜156を成膜した後、膜厚400nmのフォトレジスト膜を成膜し、次いでスルーホール・パターンを有するエッチングマスク158を使い、かつエッチングガスとしてC4F8とCOとO2とArとの混合ガスを使って、図10(c)に示すように、第1のARC膜156、P-SiN膜154及びP-SiO2膜152をエッチングして、P-SiC膜150を露出させた、スルーホールと同じ開口径の第1の開口部160をP-SiC膜150上に形成する。

【0041】次いで、 O_2 プラズマアッシング法によって、図11(d)に示すように、エッチングマスク158及び第1のARC膜156を除去して、P-SiN膜154を露出させる。続いて、図11(e)に示すように、P-SiN膜16上に膜厚100nmの第2のARC膜162を成膜して開口部122を埋め、更に、膜厚400nmのフォトレジスト膜164を成膜する。次に、フォトレジスト膜164をパターニングして、図11(f)に示すように、上層配線用の配線溝パターンを有するエッチングマスク164Aを形成する。尚、図11(f)で、本発明の効果を示すために、敢えて配線溝パターンはスルーホール・パターンと多少位置ずれが生じているように図示されている。

【0042】次いで、エッチングマスク164Aを使い、かつエッチングガスとして C_4 F $_8$ とCOと O_2 と Arとの混合ガスを使って、図12(g)に示すように、第2のARC膜162、及びP-SiN膜154をエッチングして、第1の開口部160と連通した第2の開口部165をP-SiC膜152上に形成する。次いで、 O_2 プラズマアッシング法によって、図12(h)に示すように、エッチングマスク164Aを除去して、P-SiN膜154を露出させる。続いて、図12

(i) に示すように、P-SiO₂膜152をエッチン

グマスクとし、かつエッチングガスとして C_4F_8 とCOと O_2 とAr との混合ガスを使って、先ず、P-Si C膜150をエッチングして、Low-k層148を露出させる。

【0043】次に、図13(j)に示すように、P-S

iN膜154をエッチングマスクとし、エッチングガス として N_2 と H_2 との混合ガスを使って、 $P-SiO_2$ 膜152、Low-k層148、及びP-SiO,膜1 46をエッチングして、P-SiC膜144を露出させ る第3の開口部66Aを開口する。続いて、図13 (k) に示すように、P-SiN膜154をエッチング マスクとし、かつエッチングガスとしてC4F8とCO とO₂とArとの混合ガスを使って、P-SiC膜15 0及びP-SiC膜144をエッチングして、Cu層1 42を露出させるスルーホール166を形成する。次 に、図13(1)に示すように、更に、P-SiN膜5 46をエッチングマスクとし、かつエッチングガスとし てN₂とH₂との混合ガスを使ってLow-k層148 をエッチングして、上層配線用の配線溝168を形成す る。この際、P-SiO2膜146はエッチングストッ パ層として機能する。その後、ウェット剥離を行う。

【0044】次に、図14 (m) に示すように、バリヤメタル層として膜厚50nmのTa層170をスルーホール166及び配線溝168の壁、並びにPーSiN膜154上に成膜する。更に、Cuシードスパッタ法によって膜厚100nmのCu層を堆積させ、めっき法によって膜厚800nmのCu層を堆積させ、総計900nmのCu層172をTa層170上に形成する。続いて、コロイダル・シリカスラリを研磨剤としたCMP法によって、Cu層172、次いでTa層170を研磨、除去して、図14 (n) に示すように、PーSiN膜154を露出させると共に、上層配線174と、上層配線174と下層配線142とを接続するビアプラグ176を形成する。

[0045]

【発明の効果】本発明によれば、低誘電率層上に、順次、成膜された、第1の絶縁ハードマスク層、第2の絶縁ハードマスク層、第2の絶縁ハードマスク層、及び第3の絶縁ハードマスク層から構成され、かつ、同じエッチング条件ではエッチングレートが第1、第2、及び第3のハードマスク層の間では、第3のハードマスク層を配線溝形成の際のエッチングマスクとして機能させ、第2のハードマスク層を記憶である。エッチングマスクとして機能させ、第2の開口部形成に使ったエッチングマスクを法する際の低誘電率層保護膜としての機能させる。これにより、第2の開口部形成工程の後、第2の開口部形成工程の後、第2の開口部形成工程の後、第2の開口部形成工程の後、第2の開口部形成工程の後、第2の開口部形成工程の後、第2の開口部形成工程の後、第2の開口部形成工程の後、第2の開口部形成工程の後、第2の開口部形成工程の後、第2の開口部形成工程の後、第2の開口部形成工程の後、第2の開口部形成工程の後、第2の開口部形成工程の後、第2の開口部形成工程の後、第2の開口部形成工程の後、第2の開口部形成工程の後、第2の開口部形成工程の後、第2の開口部形成工程の表面が存在するので、エッチングマスク層が存在するので、エッチングマスク層が存在するので、エッチングマスク層が存在するので、エッチングマスク層が存在するのに対している。

クの位置決めの際に位置ずれがあっても、従来の第1の 方法のように低誘電率層をエッチングすることなく、除 去することができる。

【図面の簡単な説明】

【図1】図1 (a) から (c) は、それぞれ、実施形態 例1の方法に従って配線を形成した際の工程毎の断面図 である。

【図2】図2(d)から(f)は、それぞれ、図1

(c) に続いて、実施形態例1の方法に従って配線を形成した際の工程毎の断面図である。

【図3】図3 (g) から (i) は、それぞれ、図2

(f) に続いて、実施形態例1の方法に従って配線を形成した際の工程毎の断面図である。

【図4】図4 (j) から(1) は、それぞれ、図3

(i) に続いて、実施形態例1の方法に従って配線を形成した際の工程毎の断面図である。

【図5】図5 (a) から (c) は、それぞれ、実施形態 例2の方法に従って配線を形成した際の工程毎の断面図 である。

【図6】図6 (d) から (f) は、それぞれ、図5

(c) に続いて、実施形態例2の方法に従って配線を形成した際の工程毎の断面図である。

【図7】図7 (g) から (i) は、それぞれ、図6

(f) に続いて、実施形態例2の方法に従って配線を形成した際の工程毎の断面図である。

【図8】図8 (j) から(1) は、それぞれ、図7

(i) に続いて、実施形態例2の方法に従って配線を形成した際の工程毎の断面図である。

【図9】図9 (m) から (o) は、それぞれ、図8

(1) に続いて、実施形態例2の方法に従って配線を形成した際の工程毎の断面図である。

【図10】図10(a)から(c)は、それぞれ、実施 形態例3の方法に従って配線を形成した際の工程毎の断 面図である。

【図11】図11(d)から(f)は、それぞれ、図10(c)に続いて、実施形態例3の方法に従って配線を形成した際の工程毎の断面図である。

【図12】図12(g)から(i)は、それぞれ、図1 1(f)に続いて、実施形態例3の方法に従って配線を 形成した際の工程毎の断面図である。

【図13】図13(j)から(l)は、それぞれ、図1 2(i)に続いて、実施形態例3の方法に従って配線を 形成した際の工程毎の断面図である。

【図14】図14(m)及び(n)は、それぞれ、図13(1)に続いて、実施形態例3の方法に従って配線を形成した際の工程毎の断面図である。

【図15】図15 (a) から (c) は、それぞれ、従来の第1の方法に従って配線を形成した際の工程毎の断面図である。

【図16】図16 (d) と (e) は、それぞれ、図15

(c) に続いて、従来の第1の方法に従って配線を形成した際の工程毎の断面図である。

【図17】図17(f)から(h)は、それぞれ、図16(e)に続いて、従来の第1の方法に従って配線を形成した際の工程毎の断面図である。

【図18】図18 (a) から (c) は、それぞれ、従来の第2の方法に従って配線を形成した際の工程毎の断面図である。

【図19】図19(d)から(f)は、それぞれ、図18(c)に続いて、従来の第2の方法に従って配線を形成した際の工程毎の断面図である。

【図20】図20(g)から(i)は、それぞれ、図19(f)に続いて、従来の第2の方法に従って配線を形成した際の工程毎の断面図である。

【図21】図21(a)及び(b)は、それぞれ、従来の第1の方法によって配線を形成する際の問題を説明する模式的断面図である。

【図22】図22(a)から(c)は、それぞれ、従来の第2の方法によって配線を形成する際の問題を説明する模式的断面図である。

【符号の説明】

- 12 Cu層
- 14 P-SiN膜
- 16 Low-k層
- 18 P-SiO₂膜
- 20 第1のARC膜
- 22 エッチングマスク
- 24 ホール
- 26 第2のARC膜
- 28 フォトレジスト膜
- 30 エッチングマスク
- 32A ホール
- 32 スルーホール
- 34 上層配線用の配線溝
- 36 Cu層
- 38 P-SiN膜
- 40 Low-k層
- 42 P-SiO2膜
- 44 P-SiN膜
- 47 開口部
- 48 エッチングマスク


46 エッチングマスク

- 50 ホール
- 52A ホール
- 52 スルーホール
- 54 上層配線用の配線溝
- 56 Ta層
- 58 Cu層
- 62 Cu層
- 64 P-SiC膜


- 66 Low-k層
- 68 P-SiC膜
- 70 P-SiO2膜
- 72 P-SiN膜
- 74 第1のARC膜
- 76 エッチングマスク
- 78 第1の開口部
- 80 第2のARC膜
- 82 フォトレジスト膜
- 82A エッチングマスク
- 83 第2の開口部
- 84A 第3の開口部
- 84 スルーホール
- 86 配線溝
- 88 Ta膜
- 90 Cu層
- 92 上層配線
- 94 ビアプラグ
- 102 Cu層
- 104 P-SiC膜
- 106 Low-k層
- 108 P-SiO2膜
- 110 Low-k層
- 112 P-SiC膜
- 114 P-SiO2膜
- 116 P-SiN膜
- 118 第1のARC膜
- 120 エッチングマスク
- 122 第1の開口部
- 124 第2のARC膜
- 126 フォトレジスト膜


- 126A エッチングマスク
- 127 第2の開口部
- 128 ホール
- 130 配線溝
- 132A 第3の開口部
- 132 スルーホール
- 134 Ta層
- 136 Cu層
- 138 上層配線
- 140 ビアプラグ
- 142 Cu層
- 144 P-SiC膜
- 146 P-SiO2膜
- 148 Low-k層
- 150 P-SiC膜
- 152 P-SiO₂膜
- 154 P-SiN膜
- 156 第1のARC膜
- 158 エッチングマスク
- 160 第1の開口部
- 162 第2のARC膜
- 164 フォトレジスト膜
- 164A エッチングマスク
- 165 第2の開口部
- 166A 第3の開口部
- 168 配線溝
- 170 Ta層
- 172 Cu層
- 174 上層配線
- 176 ビアプラグ

【図1】





【図14】







【図2】







【図3】









【図21】





(b)



【図4】










【図5】


[図6]







【図9】










【図10】





[図13]







(I)

154 168 配線溝


【図15】







【図18】


(a) 44 P-SiN膜 42 P-SiO2膜 40 Low-k層 36 Cu層







【図19】







【図22】



フロントページの続き

Fターム(参考) 5F033 HH11 HH21 JJ11 JJ21 KK11

MM02 MM12 MM13 NN06 NN07

PP15 PP27 QQ04 QQ09 QQ10

QQ21 QQ25 QQ28 QQ30 QQ37

QQ48 RR01 RR04 RR06 RR21

RR23 RR25 SS15 TT04 XX15

XX28